[C26] disable PCIe_CLK_OE_* at boot

Configure PCIe_CLK_OE_* as output low at boot to disable PCIe clock at boot.
This disables the clock which could be left enabled (i.e.: reboot).

board/seco/imx8qm_c26/imx8qm_c26.c

@@ -165,6 +165,8 @@ int board_early_init_f(void)
 #define IMX8_RST_HUB    IMX_GPIO_NR(4, 3)
 #define USB_HC_SEL      IMX_GPIO_NR(4, 6)
 #define PCIE_REF_CLK_PD IMX_GPIO_NR(1, 11)
+#define PCIE_CLK_OE1    IMX_GPIO_NR(6, 12)
+#define PCIE_CLK_OE2    IMX_GPIO_NR(6, 13)
 
 static void board_gpio_init(void)
 {
@@ -175,6 +177,7 @@ static void board_gpio_init(void)
 
     sc_pm_set_resource_power_mode( -1, SC_R_GPIO_1, SC_PM_PW_MODE_ON );
     sc_pm_set_resource_power_mode( -1, SC_R_GPIO_4, SC_PM_PW_MODE_ON );
+    sc_pm_set_resource_power_mode( -1, SC_R_GPIO_6, SC_PM_PW_MODE_ON );
 
 
     imx8_iomux_setup_multiple_pads(board_gpios, ARRAY_SIZE(board_gpios));
@@ -182,6 +185,12 @@ static void board_gpio_init(void)
     gpio_request(PCIE_REF_CLK_PD, "PCIE_REF_CLK_PD");
     gpio_direction_output(PCIE_REF_CLK_PD, 0);
 
+    gpio_request(PCIE_CLK_OE1, "PCIE_CLK_OE1");
+    gpio_direction_output(PCIE_CLK_OE1, 0);
+
+    gpio_request(PCIE_CLK_OE2, "PCIE_CLK_OE2");
+    gpio_direction_output(PCIE_CLK_OE2, 0);
+
 
     ret = dm_gpio_lookup_name("gpio4_3", &desc);
 	if (ret) {

board/seco/imx8qm_c26/imx8qm_c26.h

@@ -38,6 +38,8 @@ static iomux_cfg_t board_pcie_pins[] = {
  */
 static iomux_cfg_t board_gpios[] = {
 	SC_P_LVDS1_GPIO01 | MUX_MODE_ALT(3) | MUX_PAD_CTRL(GPIO_PD_PAD_CTRL), // PCIE_REF_CLK_PD
+	SC_P_ENET1_RGMII_TXD0 | MUX_MODE_ALT(3) | MUX_PAD_CTRL(GPIO_PD_PAD_CTRL), // PCIE_CLK_OE1
+	SC_P_ENET1_RGMII_TXD1 | MUX_MODE_ALT(3) | MUX_PAD_CTRL(GPIO_PD_PAD_CTRL), // PCIE_CLK_OE2
 };
 
 #endif    /*  _BOARD_MX8QM_SECO_C26_H__  */